(54) LIQUID CRYSTAL DISPLAY PANEL AND ITS MANUFACTURE (11) 2-251992 (A) (43) 9.10.1990 (19) JP (21) Appl. No. 64-75360 (22) 27.3.1989


(71) MATSUSHITA ELECTRIC IND CO LTD (72) HIROSHI TAKAHARA

(51) Int. Clf. G09F9 30.G02F1 13.G02F1 1345

PURPOSE: To easily inspect TFTs on an active matrix array by connecting a driving IC to a source signal line to which a switching element is connected

through a conductive joint layer.

CONSTITUTION: The liquid crystal display panel has thin film transistors(TFT) TM11 - TM34 and TS11 - TS44 for picture element driving and a scanning circuit 19 on a polysilicon substrate 11. The scanning circuit 19 is put in operation to apply an optional gate signal line 15 with a voltage which operates the TFTs or a voltage which does not operate the TFTs. Therefore, a probe is pressed against all gate signal lines 15 at a time to obtain effect similar t that at the time of signal application. Further, a source IC 14 is mounted after the liquid crystal display panel is inspected, so the impedance of a source IC 14 need not be considered at the time of inspection and secure and stable inspection is therefore performed. Consequently, the manufacture yield is improved and it is easily decided fast whether or not the liquid crystal display panel is normal.



		,		
				•
	•			•
				•
				•
			4	
			1	
		5)		
				Ť
				* * y
		•		
				\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
				1.

19 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-251992

Silnt. Cl. 5	識別記号	庁内整理番号	❸公開	平成 2年(1990)10月 9日
G 09 F 9/30 G 02 F 1/13 1/1345	338 P 101	6422-5C 8910-2H 7370-2H		
G 09 F 9/30	3 4 6	6422-5C 審査請求	未請求	青求項の数 7 (全12頁)

図発明の名称 液晶表示パネルおよびその製造方法

②特 願 平1-75360

②出 願 平1(1989)3月27日

⑫発 明 者 髙 原 博 司 大阪府門真市大字門真1006番地 松下電器産業株式会社内

切出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

19代理人 弁理士 栗野 重孝 外1名

明 細 書

1. 発明の名称 液晶表示パネルおよびその製造方法

2. 特許請求の範囲

- (1) 半導体基板に絵素を駆動するスイッチング素子と、前記スイッチング素子が接続されたゲート信号線に信号を印加する走査回路が形成され、前記スイッチング素子が接続されたソース信号線に、駆動用 I C が導電性接合層を介して接続されていることを特徴とする液晶表示パネル。
- (2) 走査回路の出力部に出力電流制御回路が形成されていることを特徴とする請求項(1)記載の液晶表示パネル。
- (3) スイッチング素子は一絵素に複数個形成されていることを特徴とする請求項(1)記載の液晶表示パネル。
- (4) 駆動用ICを接続する電極とスイッチング素子が形成された表示領域間に検査用電極が形成されていることを特徴とする請求項(1)記載の液晶表示パネル。

- (5) 出力電波制御回路は外部入力信号の印加信号により、通常出力電流状態と出力電流制限状態を切り換えられることを特徴とする請求項(2)記載の連見事子のよい。
- (6) ポリシリコン基板上に絵葉を駆動するスイッチング素子と走査回路を形成し、前記基板上に対同電極が形成された基板を取りつけ、前記基板間に液晶を注入してパネル化し、走査回路を動作させ、かつ検査用パットを用いて前記液晶パネの検査工程をおこない、次にソース信号線に突起で極が形成された駆動用1Cを導電性接合層を介して接続することを特徴とする液晶表示パネルの製造方法。
- (7) 検査工程はソース信号を流れる電流を検出することにより行なうことを特徴とする請求項(6)記載の液晶表示パネルの製造方法。
- 3. 発明の詳細な説明

産業上の利用分野

本発明はアクティブマトリックス型液晶表示装置に用いる液晶表示パネルおよびその製造方法に

関するものである。

従来の技術

近年、液晶表示装置の絵素数増大に伴って、走 査線数が増え、従来から用いられている単純マト リックス型液晶表示装置では表示コントラストや 応答速度が低下するため、各絵素にスイッチング 素子を配置したアクティブマトリックス型液晶表 示装置が利用されつつある。しかしながら前記液 晶表示装置に用いるアクティブマトリックスアレ イには数万個以上の薄膜トランジスタ(以後 TFTと呼ぶ)を形成する必要がある。したがっ てすべてのアクティブマトリックスアレイを無欠 陥で作製することは困難であり、現在の技術では アクティブマトリックスアレイ上に形成された TFTを検査し、良否を判別する必要がある。そ こで容易にアクティブマトリックスアレイ上の TFTを検査することのできる液晶表示パネルお よびその製造方法が待ち望まれていた。

以下、従来の液晶表示パネルについて図面を参 照しながら説明する。第9図(a)は従来の液晶表示 パネルの平面図である。また第9図(b)は第9図(a) のEE′線での断面図である。なお、説明に不要 な箇所は省略しており、説明を容易にするため拡 大あるいは誇張して描いている部分が存在する。 また、液晶表示パネルの信号線数・IC数などは 作図を容易にするために非常に少なく描いている。 以上のことは以下の図面に対しても同様である。 第9図(a)(b)において、90は液晶、91はソーダガラ スからなる基板、92は対向電極が形成された基板 (以下、対向基板と呼ぶ)、93はゲート信号線、 94はソース信号線、95はフレキシブル基板96と接 統のために基板91上に形成された接続電極形成部、 96はゲートまたはソース信号線とICを積載した 基板97上の引き出し線 101とを接続するためのフ レキシブル基板、97は走査 I C98またはソース IC99を積載するためのプリント基板(以後、 IC基板と呼ぶ)、98は液晶表示パネルのゲート 信号線93に信号を印加するためのIC(以後、走 査!Cと呼ぶ)、99は液晶表示パネルのソース信 号線34に信号を印加するためのIC(以後、ソー

スICと呼ぶ)、100は基板91と対向基板92間に 液晶90を封止するための樹脂(以後、封止樹脂と 呼ぶ)である。以後、同一番号あるいは同一記号 を付したものは同一構成あるいは同一内容のもの である。また、第10図は委は91上かつ液晶に面の た部分に形成されたTFT群の一部等価回路図で ある。第10図においてT・・・~T・・はTFT、S-~S-、はソース信号線、G- ~G- はゲート信号 線、P・・・~P・・は絵素電極である。第11図は 接続電極形成部95の一部拡大平面図である。第11 図において 110は接続用電極である。

第9図〜第11図で明らかなように従来の液晶パネルはガラス基板91上にTFT群および接続用電極が形成され、また対向基板を取り付けられてパネル化されている。前記パネルに信号を印加する!Cは!C基板97上にハンダ付けにより積載され、前記基板とパネルとをフレキシブル基板96を用いて接続されている。フレキシブル基板96の接続には異方向性導電膜が用いられ、熱圧着により、フレキシブル基板96と接続用電極およびフレキシブ

ル基板96と引き出し線 101と接続される。

以下、従来の液晶表示パネルの製造方法につい て説明する。第12図(a)はアレイ形成工程後の基板 の平面図を示している。また、第12図(b)は第12図 (a)のFF′線での断面図である。第12図(a)(b)にお いて 120は第10図に示すTFT群形成部 (以後、 表示領域と呼ぶ) である。まず、アレイ形成工程 ではソーグガラス上に金属薄膜およびアモルファ スシリコン薄膜などを層上に重ね、表示領域 120、 信号線93・94および接続用電極 110を形成する。 第13図(a)はパネル化工程後の基板の平面図を示し ている。また、第13的は第13図回のGG′線での 断面図である。アレイ形成工程後、基板はパネル 化工程へ送られる。この工程では表示領域上に対 向基板92が取り付けられ、周辺部を封止樹脂で封 止、液晶90が注入される。工程終了後、良品は次 の検査工程へ送られる。第14図は検査工程の説明 図である。第14図において、 140はゲート信号線 G,とソース信号線S,の交点部に発生したショ ート(以後、クロスショートと呼ぶ)、 141は抵

特開平2-251992 (3)

抗値測定手段、PS, ~PS。及びPG, ~PG。 はプローブなどの接続手段(以後プローブと呼ぶ)、 SS、~SS、およびSG、~SG。はリレーま たはアナログスイッチなどからなる選択手段(以 後、スイッチと呼ぶ)である。検査工程では主と して重大な表示欠陥になるクロスショートを検出 することを目的とする。そこでこの工程ではプロ ープPG」~PG。を液晶表示パネルのゲート信 号線GI~G。に、プロープPSI~PS』をソ ース信号線に圧接する。通常、液晶表示パネルの 信号線は 200本以上形成されるため、一度にすべ ての信号線にプローブを圧接することが困難であ る。そこでプローブをXYステージなどに取り付 け移動させていくことにより順次圧接していき検 査をおこなう。 プーロブ圧接後、スイッチSS, のみを閉じ、スイッチSG」から順次SG。まで 閉じていき、各状態での抵抗値を抵抗値測定手段 141 で測定する。以上の動作をすべてのゲート信 号線に対して行えるようにプローブPG」~PG。 を順次移動させておこなう。次にスイッチSS。

のみを閉じ、同様にスイッチSG」~SG』を閉 じていき、またプロープPG」~PG。を移動さ せておこなう。以上の動作をスイッチSS。~ SS。を順次閉じ、また移動させることにより、 すべてのゲート信号線とソース信号線間の抵抗値 を測定する。測定される抵抗値はゲート信号線と ソース信号線の交点が正常であれば高抵抗が、短 絡していれば低抵抗が測定される。第14図ではク ロスショート 140が発生しているため、スイッチ SG。及びSS。を閉じたとき、低抵抗値になる。 クロスショートが発生したものは不良として廃棄 される。次に接続工程について説明する。接続工 程では、IC基板97上にまず、走査IC98または ソース [C99などが積載される。次にフレキシブ ル基板96上に異方向性導電膜が形成される。次に フレキシブル基板96はIC基板97の引き出し線101 および接続電極形成部95に位置決めされたのち、 然圧着され接続される。以上の工程を経て液晶表 示パネルは完成する。

発明が解決しようとする課題

近年、液晶表示パネルの信号線の間隔は200μ= 以下と微細化の傾向にある。また信号線の本数は 数百本以上と増加の傾向にある。したがって、従 来の液晶表示パネルとその製造方法では、検査工 程において下記の重大な課題が発生する。液晶表 示パネルは検査工程で重大な表示欠陥となるクロ スショートを検出し、液晶表示パネルの良否を選 別する必要がある。また、黒点状表示欠陥となる TFTのソース・ドレイン間断線(以後、S・D オープンと呼ぶ)、ゲート・ドレイン間ショート (以後、G·Dショートと呼ぶ) および白点状表 示欠陥となるTFTのソース・ドレインショート (以後、S·Dショートと呼ぶ)をも検出するこ とが好ましい。前述の検査を行うためにはプロー プを液晶表示パネルのソース信号線およびゲート 信号線の引き出し電極に圧接し、電気的接続を取 る必要がある。しかし、信号線の引き出し電極も **微細化の傾向があり、プロープを正確に位置決め** することが困難になりつつある。また、微細化に なるほど位置決め時間も長時間を要する。液晶表

課題を解決するための手段

上記課題を解決するため、本発明の液晶表示パネルは、ポリシリコン基板に絵葉を駆動するスイッチング素子と、前記スイッチング素子が接続されたゲート信号線に信号を印加する走査回路が形

特開平2-251992(4)

成され、前記スイッチング素子が接続されたソース信号線に、突起電極が形成された駆動用ICが 導電性接合層を介して接続されたものである。

また、本発明の液晶表示パネルの製造方法は、ポリシリコン基板に詮索を駆動するスイッチン電標子と走査回路を形成し、前記基板上に対向電流品を注入してパネル化し、また、走査回路を動作されて、かつ検査用パッドを用いて、前記液晶パネル・ せ、かつ検査用パッドを用いて、前記液晶パネルの検査工程をおこない、次にソース信号線に突起でがある。

作用

本発明の液晶表示パネルは絵素駆動用のTFTおよび走査回路をポリシリコン基板に形成している。走査回路を動作させることにより、任意のゲート信号線にTFTを動作させる電圧(以後、オン電圧と呼ぶ)またはTFTを動作させない電圧(以後、オフ電圧と呼ぶ)を印加することができる。したがって、全ゲート信号線に一度にプロー

プを圧接し、信号印加したのと同様の効果が得られる。また、本発明の液晶表示パネルの製造方法は、液晶表示パネルの検査をおこなったのち、ソース I C を積載するものであるから、検査時ソース I C の入力インピーダンスを考慮する必要がない。したがって確実・安定な検査をおこなえる。

実施例

以下、本発明の液晶表示パネルの一実施例について図面を参照しながら説明する。第1図(a)は本発明の液晶表示パネルの平面図である。また第1図(b)は第1図(a)のAA′線での断面図、第1図(c)は第1図(a)のBB′線での断面図である。第1図(a)の(c)において、10は液晶、11はポリシリコンなどからなる半導体基板、12は対向基板、13は液晶表示パネルの検査をおこなうための電極が形成部と呼ぶが、14はチップ状のソースIC、15はゲート信号線、16はソース信号線、17・18は引き出し線、19はゲート信号線にオン電圧またはオフ電圧を印加し走査するための走査回路の形成部、20は封止樹脂である。

第1図(a)(b)(c)で明らかなように本発明の液晶表示 パネルはポリシリコン基板にTFTおよび走査回 路が形成される。また、表示領域の周辺には各信 号線に対応した検査用電極が形成されており、ソ ス信号線にはガラスオンチップ技術(以後、 COG技術と呼ぶ)でソースIC14チップが接続 されている。さらに本発明の液晶表示パネルを第 2図~第4図を用いて説明する。まず、第2図は TFTが形成された表示領域部の一部等価回路図 である。第2図において、TMパ~TMパおよび TS.,~TS.,はTFTである。第2図で明らか なように、本発明の液晶表示パネルはしつの絵素 電極に2つのTFTが形成され、前記2つの TFTはそれぞれ異ったゲート信号線およびソー ス信号線に接続されている。第3図(a)はソース IC14および引き出し線18部の一部拡大平面図で ある。第3図(a)において30はソース 1 C14チップ の端子と接続するために基板11上に形成された電 極(以後、1 C接続電極と呼ぶ)、31に示す点線 はソースIC14チップの積載位置を示している。

以上のように本発明の液晶表示パネルのソース信 号線にはソース [C14チップが I C接続電極30を 介して接続されている。第3図的は走査回路形成 部19の走査回路のプロック図図である。第3図的 において、32はシフトレジスタ回路、33はシフト レジスタ回路32の論理出力をラッチし保持するた めのラッチ回路、34はラッチ回路33の論理出力に より、オン電圧またはオフ電圧を出力するドライ プ回路、35は出力端子 X 、 ~ X 、 に入出力する電 流を規定値以下に制限できる機能をもつ出力電流 制限回路である。なお、出力電流制限回路35は CL端子の論理入力により、入出力電流の制限機 能を解除または動作させることができる。通常、 検査工程時には動作させ、表示状態では解除され る。シフトレジスタ回路32はクロック♦をおよび SP! またはSP* に入力されたデータにより、 Hまたはしレベルの論理出力を出力する。前記論 理出力はラッチ回路33を通過またはラッチ回路33 に保持され、ドライブ回路からオン電圧またはオ フ電圧が出力される。第4図は、検査電極形成部

特開平2-251992 (5)

13の一部拡大平面図である。第4図において41は 検査用電極である。第4図で明らかなように検査 電極41まではすべてのソース信号線またはゲート 信号線は引き止されてきている。検査用電極41か らは1本ごとに引き出され、走査回路形成部19ま たはIC接続用電極30まで導びかれる。前記検査 用電極41は少なくともソース信号線には形成され

以下、本発明の液晶表示パネルの製造方法について説明する。第5図(a)はアレイ形成工程後の基第5図(a)ののCC が線での断面図である。まず、レイ形成工程ではポリシリコを板にどが形成される。アドTドオよび走査回路などが形成される。アドTボよびで走査回路などが形成される。アに技統電極30なども形成される。アの図をがある。で図(a)はパネル化工程後の基板ののDD が形成でのはパネル化工程後の第6図(a)のDD が形成でのできれて、第6図(b)は第6図(a)のDD が形成でである。この工程では下TTなどが形成の基である。この工程ではアアなどが形成の基を示領域上に対向基板12が取り付けられ、周辺である。

封止樹脂で封止したのち、前記基板間を真空にし て、液晶10が注入される。前記工程終了後、良品 は次の検査工程へ進む。第7図は検査工程での液 晶表示パネルの説明図である。第7図において説 明を容易にするために走査化19は図面の左側にし か描いていない。第7図において、70はS・Dシ ト、72は直流電圧を印加できる信号印加手段、73 は電流などの信号を検出するための信号検出手段、 QS: ·QS dru-r、US: · US dx イッチである。まず、クロスショート74の検出方 法について説明する。プロープPS」~PS。は ソース信号線端に形成された検査用電極41に圧接 される。次に走査回路19を動作させ、すべてのゲ ート信号線にオフ電圧を印加する。なお、ここで は、オフ電圧を一電圧、オン電圧を十電圧として 取り扱う。次にスイッチSS。からSS。まで順 次1ずつ閉じていき、各状態で出力電圧または電 流がないかを信号検出手段73で測定する。今、ク ロスショート74が発生しているため、スイッチ

SS。を閉じた時、オフ電圧が手段検出手段73に 検出される。したがって、ソース信号線S。とゲ ート信号線が短絡していることがわかる。次にス イッチSS」を閉じたまま、ゲート信号線G、に オン電圧を印加し、順次最後のゲート信号線まで シフトさせていく。前記各状態でオフ電圧に変化 がないかを信号検出手段73で監視する。今、ゲー ト信号線G。にオン電圧を印加した時、信号検出 手段73が検出している信号がオフ電圧からオン電 圧に変化する。したがって、ゲート信号線G」と ソース信号S」にクロスショートが発生している ことを検出できる。また走査回路19に出力電流制 限回路35を形成しているため、クロスショートが 発生していても、またゲート信号線の隣接ショー トが発生していても過程流が流れることがなく、 安定にパネルおよび走査回路などを破壊すること なく検査がおこなえる。

以上の動作をプロープPS、~PS、を移動させ、他のソース信号線にもおこなっていくことにより、検査をおこなうことができる。

次に、G·Dショート71の検出方法について説 明する。まず、プローブPS, ~PS, をソース 信号線端に形成された検査用電極41に圧接する。 次に走査回路19を動作させ、ゲート信号線C」の よにオン電圧を印加し、他のゲート信号線にはオ フ電圧を印加する。その時、順次選択手段SS」 からSS。まで選択的に閉じていき各ソース信号 線に出力電流がないか信号検出手段73で測定する。 以上の動作をクロスショートの説明と同様にすべ てのゲート信号線に対しておこなう。今、ゲート 信号線G。にオン電圧を印加し、選択手段SSョ を閉じたときTFTのTMョ,にG·Dショート7L が発生かつTFTのTMコュが動作状態であるため、 ゲート信号線 G . → G · D ショート71 → T M ** ド レイン→TM₁₁ソース→ソース信号線S₁ → PS、→SS、→信号検出手段73なる電流経路が 生じるため、TFTのTMュュに欠陥が発生してい ることを検出できる。以上の動作をプロープを移 動させ、すべてのソース信号線に対しておこなう。

最後に、S、Dショートの検出方法について説

特開平2-251992(6)

明する。まず、プローブPS、~PS。および QSz·QS。を検査用電極41に圧接する。次に 走査回路19を動作させ、ゲート信号線 G. のみに オン電圧を印加し、他のゲート信号線にはオフ電 圧を印加する。次に選択手段US。およびUS。 を閉じ、ソース信号線SェおよびSょに信号印加 手段72からの電圧を印加する。次に選択手段SSィィ SS。、SS。を順次選択的に閉じていき、各ソ ース信号線 Si、Ss、Ss に出力電圧がないか 信号検出手段73で測定する。次にゲート信号線G: のみにオン電圧を印加し、前述の動作を行う。以 上の動作をすべてのゲート信号線に対して行う。 今TFTのTM **にS・Dショート70が発生して いるため、ゲート信号線GIにオン電圧を印加し、 TFTのTSュュを動作状態にし、かつ選択手段 SS₃₃を閉じたとき、信号印加手段72→USょ→ QS₂ →ソース信号線S₂ →S·Dショート70→ P₂₂→TFTのTS₂₂→ソース信号線S₃→PS₃ →SS、→信号検出手段73なる電流経路が生じる ため、TFTのTM zzにS·Dショート70が発生

していることを検出できる。以上の動作をプローブを移動させ、すべてのソース信号線に対しておこなう。

検査工程終了後、良品にはソースIC接続工程 がおこなわれる。第8図は1C接続電極30にソー ス I C14を接着したところの断面図である。第8 図において80は突起電極、81は導電性接合層であ る。前記突起電極はAnから構成され、ボールボ ンディングまたはネイルヘッドボンディング技術 を用いてソース I C14の端子上に 2 段突起状に形 成される。また前記突起電極上に数十µmの導電 性接合層を形成されている。前記導電性接合層は、 接着剤としてエポキシ系、フィノール系等を主剤 として、A. · A. · N. · C·S. O. などの フレークを混ぜたものであり、転写等の技術で形 成される。ソース [C14は [C接続電極41と前記 突起電極および導電性接合層を介して電極的に接 続される。次に電気オーブン・ヒートコラムなど の方法を用い、導電性接合層を本硬化させ液晶表 示パネルは完成する。

なお、本発明の液晶表示パネルの製造方法の説明で、パネル化工程後検査工程をおこなうとしたが、検査工程後、パネル化工程をおこなっても同様の効果が得られることは明らかである。 したがって検査工程後、パネル化工程をおこなってもよい。

また本発明の液晶表示パネルは1つの絵素電極に2つのTFTを形成するとしたがこれに限定するものではない。

発明の効果

本発明の液晶表示パネルは、絵素駆動用のTFTおよび走査回路を半導体基板に形成し、、力はしてOG技術で積載している。走査回路の発生率が低いできるため、、物に形成できるため、発生率が低い。ソースICの機能を半導体基板に作りこもうと、前記機が発生を消するための回路は大きく、欠陥・不良が発生といい。したがって、本発明の液晶表示パー機能を生むい。したがって、本発明の液晶表示パー機能を生むい。となると格段に高い。また、を作りこんだものと比べると格段に高い。また、

従来のフレキシブル基板を用いて、走査用 I C と接続する液晶表示パネルでは 100 μ m 以下のファインパターンの信号線ピッチのものには対応することができないが、本発明の液晶表示パネルでは十分対応が可能である。

特開平2-251992 (7)

パネルは1つの絵素電極に2つのTFTを形成し、 走査回路により一度にすべてのゲート信号線に電 圧を印加できるため、従来の液晶表示パネルでは 検出することのできなかったS・Dオープン、 S・Dショートをも検出することができる。以上 のことより、走査回路形成後、液晶表示パネルの 良否を高速にかつ容易に判定することができ、そ の効果は大である。

4. 図面の簡単な説明

第1図(a)~(c) は本発明の液晶表示パネルの平面図および断面図、第2図は本発明の液晶表示パネルの平式 ルの表示領域の一部等価回路図、第3図(a) はソースIC接続部の一部拡大平面図、第3図(b) は走走表回路の機能プロック図、第4図は本発明の液晶表示パネルの検査用電極形成部の一部拡大平面図、第5図(a) (b)~第8図は本発明の液晶表示パネルの平面図および断面図、第10図は従来の液晶表示がネルの表示領域の一部等価回路図、第11図はフレキシブル基板を接続するための接続用電

極形成部の一部拡大平面図、第12図(a)(b)~第14図 は従来の液晶表示パネルの製造方法の説明図であ る。


10 · 90 ··· ··· 液晶、11 · 91 ··· ··· 基板、12 · 92 ··· ··· 対向電極、13……検査用電極形成部、14……ソー ス 「 C 、 15 · 93 · G 。 ~ G 。 … … ゲート信号線、 16・94・5:~5。……ソース信号線、17・18… …引き出し線、19……走査回路形成部、20・ 100 ……封止樹脂、Pii~Pii~ Pii~ 检索電極、Tii~ T 44 · T M 11 ~ T M 34 · T S 11 ~ T S 44 ··· ··· T F T、30……IC接続電極、31……IC積載位置、 32……シフトレジスタ回路、33……ラッチ回路、 34……ドライブ回路、35……出力電流制限回路、 41……検査用電極、70……S·Dショート、71… ... G · D ショート、72......信号印加手段、73...... 信号検出手段、74・ 140……クロスショート、 PS, ~PS, ·PG, ~PG, ·QS, ·QS, ……接続手段、SS,~SS.·SG,~SG. ·US: ·US: ······ 選択手段、80 ······ 突起電極、 81……導電性接合層、95……接続電極形成部、96

……フレキシブル基板、97…… I C基板、98…… 走査 I C、99……ソース I C、 101……引き出し 線、 110……接続用電極、 141……抵抗値測定手 段。


代理人の氏名 弁理士 粟野重孝 ほか1名

Si+Ss・・・ソース信号線 Gi+Gs・・・ケート信号線 Ai+Pss・・・・経常電

墓 2 🗵





特開平2-251992(8)





第3回 30 -- 1 C 再联章 5

特開平2-251992 (9)











(a)

特開平2-251992 (10)



80 --- 安起電極 81 --- 專電性接合層






特開平2-251992 (11)

第9日 100 編 温 100 編 温 100 第 2 編 1 日 100 第 2 編 日 100 第 2

110 --- 接 铑 用 電 猛

(a) F' 95 95 F



萬1120

特開平2-251992 (12)

